PATENT ABSTRACTS OF JAPAN

(11) Publication number:

11340823 A

(43) Date of publication of application: 10 . 12 . 99

(51) Int. CI

H03L 7/095 G01R 31/00 H03L 7/06

(21) Application number: 10149529

(22) Date of filing: 29 . 05 . 98

(71) Applicant:

NEC CORP

(72) Inventor:

TAKAHASHI AKIKAZU

(54) INFORMATION PROCESSOR


(57) Abstract:

PROBLEM TO BE SOLVED: To attain effective skew adjustment by inputting and outputting an internal state value in a scan mode, selecting a scan output, preventing internal clocks other than a PLL circuit for suppressing a logic circuit arithmetic processing, and monitoring and correcting the internal state value of the PLL circuit from a diagnostic processor.

SOLUTION: An LSI 60 inputs a scan signal 31 and a test mode 32 or the like from a diagnostic processor 300, and outputs a scan-out signal 33. A selecting circuit 55 selects a PLL counter output 15 according to a test mode signal 32 and outputs the scan-out signal 33 to an LSI 60. The test mode signal 32 is also inputted to a suppressing circuit 56, and when the test mode signal 32 is set as a valid value, the supply of an internal clock 14 to a logic circuit 54 is suppressed, and a signal 17 is turned into a stop state, and the internal state value of the logic circuit 54 is maintained. A diagnostic processor 300 fetches the internal state value of a PLL counter 52 in a buffer, and this internal state value can be monitored from the outside part, as

necessary.

COPYRIGHT: (C)1999,JPO



				, ,:
•				
				±
				• • •
				•
			•	
		*:		
	•			
	<u>.</u>			



(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-340823

(43)公開日 平成11年(1999)12月10日

(51)Int.Cl. ⁶	識別記号	FΙ	
HO3L 7/095		. H03L 7/08	. В
G01R 31/00		G01R 31/00	,
HO3L 7/06	•	HO3L 7/06	J

審査請求 有 請求項の数7 OL (全10頁)


(21)出願番号	特願平10-149529	(71)出願人	000004237	
(22)出願日	平成10年(1998) 5 月29日	(72)発明者	日本電気株式会社 東京都港区芝五丁目7番1号 高橋 明和 東京都港区芝五丁目7番1号 日本電気株 式会社内	
		(74)代理人		

(54) 【発明の名称】情報処理装置

(57)【要約】

【課題】 PLLカウンタの内部状態値つまり位相調整値を知る効果的な回路を有する情報処理装置を提供する。

【解決手段】 本発明は、PLLカウンタを装置の通常のスキャンパス(ScanPath)に組み込むことによって、診断プロセッサを用いてPLLカウンタの内部状態値のスキャン読み出しを可能とし、PLL回路の状態を外部からモニタできるようにした。さらに、診断プロセッサを用いて前記PLLカウンタへのスキャン書き込みを行うことにより、LSI内と、それらLSI間と、LSIを含むCARD内と、それらCARD間の何れに対しても、クロック位相調整値の試験的修正を行うことを可能にする。



10

2

【特許請求の範囲】

【請求項1】 基準クロックと内部クロックの位相の進みまたは遅れを調整するPLLカウンタを含むPLL回路を有する情報処理装置において、

前記PLL回路に接続される診断プロセッサからのスキャンパスと、

テストモード時に、スキャンモードとなって内部状態値 を入出力するPLLカウンタと、

テストモード時に、PLLカウンタのスキャン出力を選択する選択回路を有し、

PLL回路の内部状態値を外部からモニタ及び修正することを特徴とする情報処理装置。

【請求項2】 基準クロックと内部クロックの位相の進みまたは遅れを調整するPLLカウンタを含むPLL回路を有する情報処理装置において、

PLLモード時に、書き込み読み出し可能モードとなる PLLカウンタと、

PLLモード時に、PLLカウンタに入力情報を書き込むPLL書き込み回路と、

PLLモード時に、PLLカウンタの内部状態値を読み 20 出すPLL読み出し回路を有し、.

PLL回路の内部状態値を外部からモニタ及び修正することを特徴とする情報処理装置。

【請求項3】 前記診断プロセッサからのスキャンパスが、

テストモードの場合、前記PLLカウンタと前記選択回路がテストモード信号を受け、診断プロセッサからスキャンイン信号をPLLカウンタにスキャン入力するパスと、PLLカウンタのスキャン出力を選択回路に入力するパスと、選択回路からスキャンアウト信号を出力する 30 パスと、

シフトモードの場合、前記PLLカウンタ以外の論理回路と前記選択回路がシフトモード信号を受け、診断プロセッサからスキャンイン信号を論理回路にスキャン入力するパスと、論理回路のスキャン出力を選択回路に入力するパスと、選択回路からスキャンアウト信号を出力するパスと、を有し、

前記PLL回路へのスキャンパスと前記論理回路へのスキャンパスを切り替えることを特徴とする請求項1記載の情報処理装置。

【請求項4】 テストモード時に、前記内部クロックを 押止する抑止回路を有し、前記内部クロックを抑止する ことを特徴とする請求項1記載の情報処理装置。

【請求項5】 PLLモード時に、PLLカウンタに書き込み読み出し可能となるモードを指示するバスと、PLL入力情報を、PLL書き込み回路を介してPLLカウンタに入力するバスと、

PLLカウンタの内部状態値をPLL読み出し回路を介して診断プロセッサに出力するパスを有することを特徴とする請求項2記載の情報処理装置。

【請求項6】 通常のシステム立ち上げ時、基準クロックと内部クロックの位相の進み/遅れを比較する位相比較回路と、前記位相比較回路の比較信号でカウントアップ/ダウンするPLLカウンタと、前記PLLカウンタの出力信号によりタイミングクロックを遅延させて基準クロックと内部クロックの位相調整を行う遅延可変回路を含むPLL回路を少なくとも1つ以上有する複数のLSIを具備し、スキャン動作により採取したスキャンデータを編集及び修正して外部から監視する診断プロセッサを有し、シフトモードになった場合、論理回路がスキャンモードになって内部状態値をスキャン入出力する情報処理装置において、

テストモード時に、スキャンモードとなって内部状態値 を入出力するPLLカウンタと、

テストモード時に、前記論理回路のスキャン出力と前記 PLLカウンタのスキャン出力の中からPLLカウンタ のスキャン出力を選択する選択回路と、

テストモード時に、前記論理回路への内部クロックを抑止する抑止回路とを有することを特徴とする情報処理装置。

【請求項7】 通常のシステム立ち上げ時、基準クロックと内部クロックの位相の進み/遅れを比較する位相比較回路と、前記位相比較回路の比較信号でカウントアップ/ダウンするPLLカウンタと、前記PLLカウンタの出力信号によりタイミングクロックを遅延させて基準クロックと内部クロックの位相調整を行う遅延可変回路を含むPLL回路を少なくとも1つ以上有する複数のLSIを具備し、読み取られたデータを編集及び修正して外部から監視する診断プロセッサを有する情報処理装置において、

PLLモード時に、書き込み読み出し可能モードとなる PLLカウンタと、

PLLモード時に、PLLカウンタに入力情報を書き込むPLL書き込み回路と、

PLLモード時に、PLLカウンタの内部状態値を読み 出すPLL読み出し回路を有することを特徴とする情報 処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、PLL (Phase Locked Loop) 回路を含む装置に関し、特にコンピュータ等の同期回路に用いられるディジタルPLL (DPLL) 回路によってクロック位相調整を行う情報処理装置に関する。

[0002]

【従来の技術】従来の情報処理装置は、図4に示すように、通常のシステム立ち上げ時、クロック供給回路(図示せず)から配られた基準クロック(REF)11と内部クロック(CKO)14の位相の進み/遅れを位相比較回路51で比較し、その比較信号であるカウントアッ

1

プ/ダウン信号12をPLLカウンタ52に入力するこ とにより、PLLカウンタ52がカウントアップ/ダウ ン動作し、その結果としてPLLカウンタ出力信号13 が出力され、これにより遅延可変回路53が動作し、タ イミングクロック (CLK) 10を遅延させる。これら の回路(PLL回路)により、基準クロック(REF) 11と内部クロック (CKO) 14の位相調整を行う。 [0003]

【発明が解決しようとする課題】しかし、PLLカウン タ52は、装置の通常のスキャンパスに組み込まれては 10 いなかったので、PLLカウンタ52の内部状態値つま り位相調整値を知る効果的な手段は無かった。この為、 システムの評価時になんらかの動作不良が発生した場合 に、その原因をPLL回路によるものかどうかを究明す ることが困難であった。

【0004】本発明の目的は、 PLLカウンタの内部 状態値つまり位相調整値を知る効果的な回路を有する情 報処理装置を提供することである。

[0005]

【課題を解決するための手段】本発明の第1の情報処理 20 装置は、基準クロックと内部クロックの位相の進みまた は遅れを調整するPLLカウンタを含むPLL回路を有 する情報処理装置において、PLL回路に接続される診 断プロセッサからのスキャンパスと、テストモード時 に、スキャンモードになって内部状態値を入出力するP LLカウンタと、PLLカウンタのスキャン出力を選択 する選択回路と、テストモード時に、PLL回路以外の **論理回路への内部クロックを抑止することにより、通常** の論理回路の演算処理を抑止する抑止回路と、PLL回 路の内部状態値を診断プロセッサからモニタ及び修正す る手段から構成される。

【0006】診断プロセッサからのスキャンパスは、テ ストモード時に、PLLカウンタと選択回路と抑止回路 がテストモード信号を受け、診断プロセッサからスキャ ンイン信号をPLLカウンタにスキャン入力するパス と、PLLカウンタのスキャン出力を選択回路に入力す るパスと、選択回路からスキャンアウト信号を出力する パスと、シフトモード時に、論理回路と選択回路と抑止 回路がシフトモード信号を受け、診断プロセッサからス キャンイン信号を論理回路にスキャン入力するパスと、 論理回路のスキャン出力を選択回路に入力するパスと、 選択回路からスキャンアウト信号を出力するパスで構成 される。

【0007】本発明は、図1に示すように、PLLカウ ンタ52を装置(システム)の通常のスキャンパス (Sc an Path) に組み込むことによって、診断プロセッサ3 00を用いてのPLLカウンタ52の内部状態値のスキ ャン読み出し(及びスキャン書き込み)を可能とし、P LL回路の状態を外部からモニタできるようにした。こ

具合 (例えばPLLのロック不良とかLSI内の各PL **Lの差異によるスキュー増大)を早期につきとめること** ができる。

【0008】さらに、診断プロセッサ300を用いてP LLカウンタ52へのスキャン書き込みを行うことによ り、LSI内と、それらLSI間と、LSIを含むCA RD内と、それらCARD間の何れに対しても、クロッ ク位相調整値の試験的修正を行うことを可能にする。

【0009】ここで、本発明のPLLカウンタの読み出 し/書き込み方法については、スキャンパスによるもの に限定していない。例えば、図3及び以下に示すよう に、PLLカウンタ52への読み出し/書き込み手段を 設けることにより、前記の目的は実現可能となる。

【0010】本発明の第2の情報処理装置は、基準クロ ックと内部クロックの位相の進みまたは遅れを調整する PLLカウンタを含むPLL回路を有する情報処理装置 において、PLLモード時に、PLLカウンタに入力情 報を書き込むPLL書き込み回路と、PLLカウンタか ら内部状態値を読み出すPLL読み出し回路と、PLL 回路の内部状態値を診断プロセッサからモニタ及び修正 する手段から構成される。

【0011】診断プロセッサとの接続バスは、PLLモ ード時に、PLLカウンタに書き込み読み出し可能とな るモードを指示するパスと、PLL入力情報を、PLL 書き込み回路を介してPLLカウンタに出力するパス と、PLLカウンタの内部状態値をPLL読み出し回路 を介して診断プロセッサに出力するパスで構成される。 [0012]

【発明の実施の形態】次に、本発明の実施の形態につい て、図面を参照して、詳細に説明する。

【0013】図1は、本発明の情報処理装置の一実施例 の構成を示すブロック図である。図において、通常のシ ステム立ち上げ時、クロック供給回路(図示せず)から 配られた基準クロック(REF)11と内部クロック (CKO) 14の位相の進み/遅れは、位相比較回路5 1で比較(検出)される。その比較(検出)結果信号で あるカウントアップ/ダウン信号12は、PLLカウン **夕52に入力される。PLLカウンタ52は、カウント** アップ/ダウン信号12により、出力信号13を出力 40 し、遅延可変回路53を動作させ、タイミングクロック (CLK) 10を遅延させる。基準クロック(REF) 11と内部クロック (СКО) 14の位相調整は、これ ら位相比較回路51とPLL回路52と遅延可変回路5 3の動作により行なわれる。位相調整が完了すると、P LLカウンタ52はホールドされ、クロック位相調整値 がPLLカウンタ52内に保持される。

【0014】次に、定期的なシステムの診断時及び故障 時等に、装置の内部状態を外部からモニタ及び修正する ための手段としての診断プロセッサ300と、装置(シ れにより、システム立ち上げ時にクロックが起因する不 50 ステム) 内にめぐらされたスキャンパスについて説明す

る。

【0015】図1に示すように、診断対象のCARD1 00内部のLSI50は、診断プロセッサ300から、 シフトモード (スキャンモードとも言う) 信号 (SF T) 30とスキャンイン信号 (SIN) 31とテストモ ード信号(TST)32を入力とし、スキャンアウト信 号(SOT) 33を出力とする。PLLカウンタ52の スキャン動作を行う場合、テストモード信号 (TST) 32を有効な値(例えば論理"1")に設定することに より、PLLカウンタ52はスキャンモード(シフトモ 10 ードとも言う)となる。

【0016】PLLカウンタ52は基準クロック(RE F) 11を受け、内部状態値であるPLLカウンタ出力 15を選択回路55に出力する。選択回路55は、テス トモード信号 (TST) 32により、PLLカウンタ出 カ15を選択し、LSI60へのスキャンアウト信号 (SOT) 33を出力する。テストモード信号(TS T) 32は、抑止回路56にも配られていて、テストモ ード信号 (TST) 32を有効な値 (例えば論理" 1") に設定した場合、論理回路54への内部クロック 20 (CKO) 14の供給は抑止され、信号17は停止状態 となり、論理回路54の内部状態値は保持される。

【0017】診断プロセッサ300は、テストモード信 号 (TST) 32を有効な値 (例えば論理"1") に設 定し、予め規定された総F/F (Flip Flop) 数分程度 の基準クロック (REF) 11の出力をクロック供給回 路(図示せず)に指示し、これによりスキャン出力され た P L L カウンタ 5 2 の内部状態値を診断プロセッサ 3 00内のバッファに取り込み、その後必要に応じて内容 を編集することにより、PLLカウンタ52の内部状態 30 を外部からモニタ可能とする。

【0018】さらに、診断プロセッサ300内のバッフ アに取り込んだスキャンデータを修正し、予め規定され た総F/F数分程度の基準クロック (REF) 11の出 力をクロック供給回路(図示せず)に指示し、元のLS I (例えばLSI50) にスキャンイン信号 (SIN) 31によりスキャン入力することにより、PLLカウン タ52の内部状態値を変更 (スキャン書き込み) するこ とが可能となる。

【0019】実際には、スキャンデータ(内部状態値) の変更を行わない場合にも、診断プロセッサ300内の バッファに取り込んだスキャンデータをそのままの状態 で、元のLSI (例えばLSI50) にスキャン入力 し、各LSI内のPLLカウンタの内部状態値をスキャ ン動作前に復元(スキャン書き込み)することになる。 【0020】尚、図1において図示していないが、LS I60と診断プロセッサ300及びクロック供給回路 (図示せず) との間にも、LSI50と同様のインタフ ェースが存在する。スキャン信号33は、LSI60内 のスキャンパスを経由し、スキャン信号34として、診 50 タイミングクロック (CLK)10を遅延させる遅延可

断プロセッサ300に戻される。

【0021】さらに、各LSI内の論理回路の内部状態 をモニタする場合も同様であり、LSI50内の論理回 路54のスキャンを行う場合、シフトモード信号 (SF T) 30を有効な値(例えば論理"1") に設定するこ とにより、論理回路54内のレジスタ(F/F群の総 称) はスキャンモードとなり、タイミングクロック (C LK) 10を入力することにより、内部レジスタの状態 値である論理回路出力16は選択回路55に出力され る。選択回路55は、シフトモード信号 (SFT) 30 により、論理回路出力16を選択し、LSI60へのス キャンアウト信号 (SOT) 33を出力する。その後は 同様にして、スキャンアウト信号 (SOT) 33はスキ ャン信号34として診断プロセッサ300に戻され、 (LSI内部の)論理回路54の内部状態値は編集さ れ、外部からモニタ可能となる。

【0022】診断プロセッサ300は、シフトモード信 号(SFT)30を有効な値(例えば論理"1")に設 定し、予め規定された総F/F (Flip Flop) 数分程度 のタイミングクロック (CLK) 10の出力をクロック 供給回路 (図示せず) に指示し、これによりスキャン出 力された論理回路54の内部状態値を診断プロセッサ3 00内のバッファに取り込み、その後必要に応じて内容 を編集することにより、論理回路54の内部状態を外部 からモニタ可能とする。さらに、診断プロセッサ300 内のバッファに取り込んだスキャンデータを修正し、予 め規定された総F/F数分程度のタイミングクロック

(CLK) 10の出力をクロック供給回路(図示せず) に指示し、元のLSI (例えばLSI50) にスキャン イン信号(SIN)31によりスキャン入力することに より、各LSI内の論理回路の内部状態値を変更(スキ ャン書き込み) することが可能となる。

【0023】CARD200においても、同様のインタ フェースが診断プロセッサ300との間に存在し、スキ ャン信号35は、内部でスキャン接続されたCARD2 00内を抜けて、スキャン信号36として診断プロセッ サ300に戻される。

[0024]

【実施例】図1は、本発明の情報処理装置の一実施例の 40 構成を示すブロック図である。ここで、本発明の情報処 理装置は、クロック供給回路 (図示せず) から配られた 基準クロック (REF) 11と内部クロック (CKO) 14の位相の進み/遅れを検出する位相比較回路51 と、位相比較回路51からのカウントアップ/ダウン信 号12によりカウントアップ/ダウン動作し、テストモ ード信号(TST)32が有効な値(例えば論理" 1")になった場合、スキャンモードとなり、内部状態 値をスキャン出力するPLLカウンタ52と、PLLカ ウンタ52からのPLLカウンタ出力信号13により、

8

変回路53と、シフトモード信号 (SFT) 30が有効 な値(例えば論理"1")になった場合、スキャンモー・ ドとなり、内部レジスタの状態値である論理回路出力1 6をスキャン出力する論理回路54と、テストモード信 号 (TST) 32が有効な値 (例えば論理"1") にな · った場合、入力である論理回路出力16とPLLカウン タ出力15の中からPLLカウンタ出力15を選択する 選択回路55と、テストモード信号(TST)32が有 効な値(例えば論理"1")になった場合、論理回路出 カ16への内部クロック (CKO) 14を抑止する抑止 10 回路56と、これらの回路を含むLSI50と、LSI 50とスキャンパス接続され、同様のスキャン回路を含 むLSI60と、これらのLSIを含むCARD100 と、同様のスキャン回路を含むCARD200と、これ らのCARDとスキャンパス接続され、スキャン動作に より採取したスキャンデータを外部からモニタ可能にな るように編集及び修正する診断プロセッサ300とで構 成される。

【0025】図2は、本発明の情報処理装置の一実施例の動作を、診断プロセッサ側から説明したフローチャー 20トである。あるLSIに対してスキャン動作う場合、先ずスキャン動作を行うべき CARDを選択し (ステップ301)、次にPLLカウンタのスキャン動作を行う場合 (ステップ302)、テストモード (TST) 信号を有効な値 (例えば論理"1")に設定する (ステップ303)。論理回路のスキャン動作を行う場合、シフトモード信号 (SFT) 30を有効な値 (例えば論理"1")に設定する (ステップ304)。

【0026】PLLカウンタのスキャン動作を行う場 合、クロック供給回路に対し、PLLカウンタのスキャ ン読み出し動作を完了する為に必要なクロックの送出を 指示し、これによりスキャンデータを取り込み(ステッ プ305)、(PLLカウンタのスキャンデータを編集 し、)外部からモニタ可能とする。ここで、スキャンデ ータの変更を行う場合(ステップ307)、取り込んだ PLLカウンタのスキャンデータを変更する (ステップ 309)。スキャンデータの変更を行なわない場合(ス テップ307)、取り込んだPLLカウンタのスキャン データをそのまま保持する。そして、クロック供給回路 に対し、PLLカウンタのスキャン書き込み動作を完了 40 する為に必要なクロックの送出を指示し、取り込んだス キャンデータを送出し、PLLカウンタにスキャンデー 夕を再設定し(ステップ311)、テストモード(TS T) 信号を無効な値(例えば論理"O") に設定し(ス テップ313)、PLLカウンタのスキャン動作を終了 する。

【0027】論理回路のスキャン動作を行う場合(ステップ304)、クロック供給回路に対し、論理回路のスキャン読み出し動作を完了する為に必要なクロックの送出を指示し、これによりスキャンデータを取り込み(論 50

理回路のスキャンデータを編集し)(ステップ306)、外部からモニタ可能とする。ここで、スキャンデータの変更を行う場合(ステップ308)、取り込んだ論理回路のスキャンデータを変更する(ステップ310)。スキャンデータの変更を行なわない場合(ステップ308)、取り込んだ論理回路のスキャンデータをそのまま保持する。そして、クロック供給回路に対し、論理回路のスキャン書き込み動作を完了する為に必要なクロックの送出を指示し、スキャンデータを選出し、論理回路内のレジスタ群にスキャンデータを再設定し(ステップ312)、シフトモード信号(SFT)30を無効な値(例えば論理"0")に設定し(ステップ314)、論理回路のスキャン動作を終了する。

【0028】次に、本発明の他の実施例について、図面を参照して、詳細に説明する。

【0029】図3は、本発明の情報処理装置の他の実施 例の構成を示すブロック図である。図において、通常の システム立ち上げ時、クロック供給回路 (図示せず) か ら配られた基準クロック (REF) 11と内部クロック (CKO) 14の位相の進み/遅れは位相比較回路51 で比較 (検出) され、その比較 (検出) 結果信号である カウントアップ/ダウン信号12はPLLカウンタ52 に入力され、カウントアップ/ダウン信号12により、 PLLカウンタ52はカウントアップ/ダウン動作し、 その結果としてPLLカウンタ出力信号13が出力され ることにより、遅延可変回路53が動作し、タイミング クロック (CLK) 10を遅延させる。これらの回路 (PLL回路) により、基準クロック (REF) 11と 内部クロック (СКО) 14の位相調整が行なわれる。 位相調整が完了するとPLLカウンタ52はホールドさ れ、クロック位相調整値はPLLカウンタ52内に保持 される。ここまでは図1と同様である。次に、装置の内 部状態を外部からモニタ及び修正する為の手段としての 診断プロセッサ300と、装置内に組み込まれたPLL 書き込み回路57と、PLL読み出し回路58について 説明する。

【0030】図3に示すように、診断プロセッサ300からCARD100内部のLSI50へは、PLLモード信号(PLL)42とPLL入力情報(PLLIN)41とが入力され、LSI50からはPLL出力情報(PLLOT)43が出力される。PLLカウンタ52の読み出し動作を行う場合、PLLモード信号(PLL)42を有効な値(例えば論理"1")に設定することにより、PLLカウンタ52はスルーモード(読み出し/書き込み可能状態)となり、内部状態値であるPLLカウンタ出力情報22はPLL読み出し回路58に出力される。PLL読み出し回路58は、診断プロセッサ300へPLL出力情報(PLLOT)43を出力する。診断プロセッサ300は、PLLモード信号(PLL)42を有効な値(例えば論理"1")に設定し、P

LL読み出し回路58により読み出されたPLLカウンタ52の内部状態値を診断プロセッサ300内のパッファに取り込み、その後必要に応じて内容を編集することにより、PLLカウンタ52の内部状態を外部からモニタ可能とする。さらに、診断プロセッサ300内のパッファに取り込んだデータを修正、あるいは新規にデータ作成し、元のLSI(例えばLSI50)にPLL入力情報(PLLIN)41として、PLL書き込み回路57に入力することにより、PLLカウンタ入力情報21としてPLLカウンタ52に書き込まれ、内部状態値を変更することが可能となる。尚、図3において図示していないが、LSI60と診断プロセッサ300及びクロック供給回路(図示せず)との間にも、LSI50と同様のインタフェースが存在する。

【0031】実施例の構成としては、クロック供給回路 (図示せず) から配られた基準クロック (REF) 11 と内部クロック (СКО) 14の位相の進み/遅れを検 出する位相比較回路51と、位相比較回路51からのカ ウントアップ/ダウン信号12によりカウントアップ/ ダウン動作し、PLLモード信号 (PLL) 42が有効 20 な値 (例えば論理"1") になった場合、スルーモード (読み出し/書き込み可能状態)となり、内部状態値を PLL読み出し回路58に出力するPLLカウンタ52 と、PLLカウンタ52からのPLLカウンタ出力信号 13により、タイミングクロック (CLK) 10を遅延 させる遅延可変回路53と、PLLカウンタの内部状態 値を取り込み、診断プロセッサ300へのPLL出力情 報(PLLOT) 43を出力するPLL読み出し回路5 8と、PLL読み出し動作により採取したデータを外部 からモニタ可能になるように編集及び修正する診断プロ 30 セッサ300と、診断プロセッサ300からのPLL入 力情報(PLLIN) 41を受け取り、PLLカウンタ 入力情報21としてPLLカウンタ52に書き込むPL L書き込み回路57とで構成される。

[0032]

【発明の効果】本発明によれば、図1及び図3のPLLデータ読み出し機能は、システム評価時になんらかの動作不良が発生した場合に、その原因をPLL回路によるものかどうかを究明するための仕掛けを実現し、信頼性向上のためのデータ収集を可能にする効果がある。従来 40 は、クロックモニタ出力によるクロック観測では、その測定には特別な測定器が必要であり、問題解明に時間がかかつていた。

【0033】また、本発明によれば、図1及び図3のP LLデータ書き込み機能は、PLL回路内の遅延可変回 路を制御するPLLカウンタへのデータ設定を実現し、 PLL回路の故障時等の回避手段として、試験的なスキ ュー調整を可能とする効果がある。

【0034】更に、本発明によれば、図1において、P LLカウンタのスキャンパスを装置 (システム) の通常 50 のスキャンパスに組み込むことにより、PLLスキャンデータ読み出し/書き込み機能専用ハードウェアの増加を抑え、診断プロセッサ等を共用できる効果がある。

【0035】更にまた、本発明によれば、図1において、PLLスキャン動作時に(LSI内部の)論理回路へのクロック供給を停止する機能は、論理回路の状態値の保持を可能とするので、PLLスキャン動作時に伴う論理回路の状態値のバックアップ作業を不要にする効果がある。

0 【図面の簡単な説明】

【図1】本発明の情報処理装置の一実施例の構成を示す ブロック図である。

【図2】本発明の情報処理装置の一実施例の動作を、診断プロセッサ側から説明したフローチャートである。


【図3】本発明の情報処理装置の他の実施例の構成を示すブロック図である。

【図4】従来の情報処理装置の一実施例の構成を示すブロック図である。


【符号の説明】

- **10 タイミングクロック(CLK)**
 - 11 基準クロック (REF)
 - 12 カウントアップ/ダウン信号
 - 13 PLLカウンタ出力信号
 - 14 内部クロック (CKO)
 - 15 PLLカウンタ出力
 - 16 論理回路出力
 - 17 信号
 - 21 PLLカウンタ入力情報
 - 22 PLLカウンタ出力情報
- 80 30 シフトモード信号 (SFT)
 - 31 スキャンイン信号(SIN)
 - 32 テストモード信号 (TST)
 - 33 スキャンアウト信号(SOT)
 - 34、35、36 スキャン信号
 - 41 PLL入力情報 (PLLIN)
 - 42 PLLモード信号 (PLL)
 - 43 PLL出力情報 (PLLOT)
 - 44、45 スキャン信号
 - 50,60 LSI
 - 51 位相比較回路
 - 52 PLLカウンタ
 - 53 遅延可変回路
 - 54 論理回路
 - 55 選択回路
 - 56 抑止回路
 - 57 PLL書き込み回路
 - 58 PLL読み出し回路
 - 100、200 カード (CARD)
 - 300 診断プロセッサ


【図1】







[図3]



【図4】

